--======================================
-- Decoder
--======================================
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.std_logic_unsigned.all;
entity dec3_8 is
port (
din : in std_logic_vector(2 downto 0) ;
dout : out std_logic_vector(7 downto 0) ;
);
end dec3_8 ;
architecture RTL of dec3_8 is
begin
dout <= "10000000" when ( din =
一、解释译码器: 1、重点词解释: 什么是译码?将具有特定含义的二进制代码变换(翻译)成一定的输出信号,以表示二进制代码的原意,这一过程称为译码。译码是编码的逆过程,即将某个二进制代码翻译成电路的某种状态。 2、解释译码器: 什么是译码器?实现译码功能的组合电路称为译码器。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”,变成相应的状态,使输出通道中相应的一路有信号输出。 二、译码器的作用解释: 译码器在数字系统中有广泛的用途,不仅用于代码的转换、终端的数字显示,还用于数据分配,存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。 三、必要补充: 译码是编码的逆过程,在编码时,每一种二进制代码,都赋予了特定的含义,即都表示了一个确定的信号或者对象。把代码状态的特定含义"翻译"出来的过程叫做译码,实现译码操作的电路称为译码器。或者说,译码器是可以将输入二进制代码的状态翻译成输出信号,以表示其原来含义的电路。
128选1数据选择器有7位地址译码器。二进制8位等于256,7位等于128.
(1)实现逻辑函数; (2)实现存储系统的地址译码; (3)带使能段的译码器可用作数据分配器或脉冲分配器。
数据选择器和译码器上1般还有1个片选引脚,利用这个引脚来将多块芯片组和(有时可能需要外部的小范围电路辅助),就能够扩大了。
高2位接.2-4线译码器..出来的4条线分别接四选一选择器的控制端CS' 这样,就有16个数据线的输入.. 低2位接每个四选一的A1.A0两个地址线.. 高低共四位为,,十六选一的地址线.. 希望不要等到问题自动关闭